高速pcb设计仿眞及分析,武汉莱奥特,北京高速pcb设计

（9）控制匹配电阻的精度，使用终端匹配电阻可实现对差分传输线的匹配，其阻值一般在90~130?之间。电路也需要用此终端匹配电阻来产生正常工作的差分电压。对于点对点的拓扑，走线的阻抗通常控制在100?，但匹配电阻可以根据实际的情况进行调整。

（10）未使用的引脚处理，高速pcb设计仿眞及分析，所有未使用的LVDS接j收s器q输入引脚悬空，所有未使用的LVDS和TTL输出引脚悬空，所有未使用的TTL发送/驱动器输入和控制/使能引脚接电源或地。

我們在評估不同group之間的走xian等長要求，或同一個group內的走线等長要求，必須就時序的角度來考慮。一般特性阻抗50 ohm的microstrip於1000mils的傳遞時間大約是150~160ps，高速pcb设计电源完整性， 假設point-point的DDRII走线長約1000~1500mils，北京高速pcb设计，其中各別线長的差異了不起500mils，此時线長差異對SI影響其實很小， 但光是1000~1500mils長的走线於1.6mm板厚的PCB上過孔換層，就會造成100~250ps不等的傳遞延遲時間差了。